This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 2003 EPO. All rts. reserv.

11158262

Basic Patent (No, Kind, Date): JP 5102483 A2 930423 (No. of Patents: 002)

FILM TRANSISTOR AND ITS MANUFACTURING METHOD (English)

Patent Assignee: SHARP KK

Author (Inventor): UEDA TORU

IPC: #H01L-029/784; G02F-001/136; H01L-027/12

Derwent WP1 Acc No: C 93-170804

JAPIO Reference No: 170453E000112

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5102483 A2 930423 JP 91262263 A 911009 (BASIC)

JP 2731056 B2 980325 JP 91262263 A 911009

Priority Data (No, Kind, Date):

JP 91262263 A 911009

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平5-102483

(43)公開日 平成5年(1993)4月23日


(51)IntCL'		庁内整理番号	FI	技術表示 宣 所
H 0 1 L 29/784 G 0 2 F 1/136 H 0 1 L 27/12	500	9018-2K 8728-4M 9056-4M	HOIL	29/ 78 3 1 1 H
			:	· 審査請求 未請求 請求項の数2(全 7 頁)
(21)出題番号	特頭平3-262263		(71)出頭人	000005049 シヤープ株式会社
(22)出 與 日	平成3年(1991)10月	19日	(72)発明者	大阪府大阪市阿倍野区長池町22番22号 上田 撤 大阪府大阪市阿倍野区長池町22番22号 シ ヤープ株式会社内
			(74)代理人	弁理士 山本 秀東
			: 	

(54)【発明の名称】 薄膜トランジスタ及びその製造方法

(57)【要約】 (修正有)

【目的】 薄膜トランジスタにおいて不純物が注入される部分の濃度制御性が損なわれず、しかもオン電流を低下させることなくオフ電流を低減してオン・オフ電流比を高くする。

【構成】 半導体層2のチャネル領域9部分に酸化を行って、ソース領域10a及びドレイン領域10bをチャネル領域より厚肉にする。その結果不無物が注入されるソース領域10a及びドレイン領域10bの濃度制御性が損なわれることはない。また半導体層2を予め厚く形成しておけば結晶性は良好となる。またチャネル領域9を酸化により薄肉化するため、半導体着2全体の結晶性は損なわれずオン電流は増大する。ソース領域10a及びドレイン領域10bは厚肉のまま残されるので、それら領域の抵抗は十分に低くなる結果オン電流は低下し起い、チャネル領域9が薄肉化されるのでオフ電流は低減され、さらに半導体層2が10D標道により一層低減され、オン・オフ電流比を高くできる。



【特許請求の範囲】

【請求項1】 絶縁性基版上に半導体層、ゲート絶縁膜及びゲート電極がこの順に、又は逆の順に積層形成され、該半導体層の3つに区分された蒂求領域の中央部がチャネル領域となっており、両側の一方がソース領域、他方がドレイン領域となった厚膜トランジスタにおいて、

数半導体管のソース領域及びドンイン領域の厚さがチャネル領域の厚さよりも厚く、かつ、ソース領域及びドンイン領域のそれぞれがチャネル領域側を低濃度下純物領域とし、反対側を高濃度下純物領域とした2つの領域を有する厚膜トランジスタ。

【請求項2】 絶縁性基板上に半導体層、ゲート絶縁度及びゲート電極がこの頃に、又は逆の頃に積層形成され、接半導体層の3つに区分された希状領域の中央部がチェネル領域となっており、両側の一方がソース領域、他方がドレイン領域となった淳穣トランジスタの製造方法において、

半導体層を形成する工程と、

形成された半導体層のチャネル領域のユモ選択酸化する 工程と、

該チャネル領域に形成された酸化菓をマスクとして不純物を低速度で注入し、チャネル領域の両側の半導体層部分の一方にソース領域を、他方にドレイン領域を形成する工程と、

該ソース領域及び該ドレイン領域され ぞれのチャネル領域側を低速度下純物領域として残した状態で、該低速度下純物領域の外側に下純物を高速度で注入して高速度下純物領域を形成する工程と、

を含む薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置のスイッチング素子、或はスタティックRAM(SRAM)のメモリセル内の負荷素子等に用いられる。序標トランジスタ(以下では、TFTと称す)及びその製造方法に関する。

[0002]

【従来の技術】上記TFTとして、図5スは図6に示すものが知られている。図5に示すTFTは、絶縁性基板31の上にポリシリコンからなる半導体層32が形成されている。この半導体層32に、3つの帯状領域に区分され、両端部がN・のソース・ドンイン領域401、405となっており、その間がチャネル領域39となっている。上記半導体層32が形成された基板31の上には、2箇所に設けたコンタクトホール371、375を除く全面にわたりデート絶縁模33が形成され、このゲート地線模33の上であって、前記チャネル領域39の上方部分にはデート電極34が形成されている。

【0003】この状態の基板31の上には、前記コンタ

クトポール3 7 a、 3 7 b を除いて層間絶縁譲3 6 が形成されている。コンタクトポール3 7 a、 3 7 b は、層間絶縁譲3 b 及び上記デート絶縁譲3 3 を貫通している、層間絶縁譲3 a の上には、コンタクトポール3 7 a、 3 7 b に一部元頃して電極3 8 a、 3 3 b が或る範囲に形成されている。

【0004】一方、図るに示す下下では、半導体層32を除いて図るのものと間様に形成されており、異なっている半導体層32の部分は次のようになっている。即ち、半導体層32のゲート電極34と対向する中央部に形成されたチャネル領域39と左端部にあるN*のソース領域40aとの間に、ソース領域40aよりも下通物議度が低いN*の低議度ソース領域41aが形成され、チャネル領域39と右端部にあるN*のドンイン領域40かとの間に、ドンイン領域40かよりも下通物議度が低いN*の低議度ドンイン領域40か形式された、いわゆるLDD構造となっている。

【9095】ところで、TETは、サーク電流(ボス電流)が小さく、オン電流が大きいという特性、即ろオン・オス電流比が高いことが要求される。

【0006】その理由は、液晶表示装置に用いた場合には、短時間に給業電極へ電荷を充電する必要がある為に大きなオン電流が、また元電された電荷を1フレームの間保持する必要がある為に近いオフ電流が要求されるからである。また、SRAMに用いた場合には、消費電流を返滅する為に返去フ電流が、また耐ノイズ性を耐放射線性を見くしてメモリセルを安定化させる為に大きなオン電流が要求されるからである。

【0007】上述したポン・オブ電流定を高くする手法としては、従来、以下のように行われていた。例えば、ボリンリコンTFTの場合、オン電流の増大については、結晶位径を拡大する等して結晶性を改善することにより行っている。一方のオブ電流の低速については、図5の半導体層32を連模化してディネル領域39を輝くすることにより、変は図6のように半導体層32を10回構造とすることにより行っている。

[0003]

【発明が解決しようとする課題】しかしたがら、上述した半導体圏の薄膜化やLDD構造化による場合には、オン電流の低下が招来されて、高いオン・オブ比を得ることが出来ないという問題があった。

【0009】即ち、前者の半導体層の薄膜化による場合は、半導体層が薄くたることにより結晶整経の拡大化を余り期待できず、結晶性を改善できにくくオン電流の増大化を余り図れたいでいた。加えて、ソース・ドンイン領域も薄くなることにより、ソース・ドンイン領域の抵抗で電流が制限され、エン電流が低くなっていた。

【0010】一方、後者のLDD構造化による場合に、

【0012】本発明は、このような逆来技術の課題を解決すべくなされたものであり、選展制御性が損なわれることがなく、またオン電流を返下させることなくオフ電流を極減することによりオン・オフ電流にを高めることができる薄膜トランジスタ及びその製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】本色明の薄膜トランジスタは、絶縁性語板上に半導体層、ゲート絶縁膜及びゲート電極がこの順に、又は逆の順に預層形成され、該半導体層の3つに区分された帯状頂域の中央部がチャネル領域となっており、両側の一方がソース領域、他方がドンイン領域となった薄膜トランジスタにおいて、該半導体層のソース領域及びドンイン領域の高さがチャネル領域の厚さよりも厚く、かつ、ソース領域及びドンイン領域のそれぞれがチャネル領域側を低速度下純物領域とし、反対側を高速度下純物領域とした2つの領域を育しており、そのことにより上配目的が達成される。

【0014】また、本発明の薄膜トランジスタの製造方 法は、絶縁性基板上に半導体層、ゲート絶縁漢及びゲー ト電極がこの頃に、又は逆の頃に積層形成され、痰半導 体層の3つに区分された番状領域の中央部がディネル領 域となっており、両側の一方がソース領域、他方がドン イン領域となった厚膜トランジスタの製造方法におい て、半導体層を形成する工器と、形成された半導体層の チャネル領域のみを選択酸化する工程と、拡チャネル領 坂に形成された強化類をマスクとして下純物を迅速度で **注入し、チャネル領域の両側の半導体層部分の一方にソ** ース領域を、他方にドレイン領域を形成する工程と、藤 ソース領域及び扱ドレイン領域でれぞれのチャネル領域 側を迅速度下純物領域として視した状態で、接低速度不 運物領域の外側に下運物を高濃度で注入して高濃度下運 物領域を形成する工程と、を含んでおり、そのことによ り上記目的が達成される。

[0015]

[作用] 本発明にあっては、半漢は層のチャネル領域相

当部分社整化を施して、半導体層のソース領域及びドレイン領域をディネル領域よりも基本となず、よって、不能物性人が行われるソース領域及びドレイシ領域が導いので、速度制御性が損なわれることがない。また、予め半導体層を享く形成しておくと、半導体層は良好な結晶状態となる。また、ディネル領域の海肉化を酸化により行うので、半導体層全体の結晶性が損なわれない。これによりオン電流が大きくなる。更に、ソース領域及びドレイン領域は厚肉のまま残されるので、ソース領域及びドレイン領域の抵抗は十分に近い状態となる。これにより、オン電流が低くなり難い。

【0016】一方、チャネル領域が薄肉となっているので、オフ電流は地域される。 夏に、オフ電流は、半導体層がLDD構造とされることで、より低減される。このため、オン・オフ電流比を裏くすることができる。

[0017]

【0018】、実施過1 図1に本実施例の薄膜トランジスタを示す。この薄膜トランジスタは、発験性基板1の上にポリシリコンからなる半導体層2が形成されている。この半導体層2は3つに区分された帯状領域を有し、両端部の一方が導肉のソース領域101、他方が導力のアンジスと環境101とかって200 子の間が薄肉の

【実施例】以下、本発明の実施例について説明する。

る。この半導体署2は3つに区分された番米領域を有し、両端部の一方が厚肉のソース領域10a、地方が厚肉のドレイン電極10bとなっており、その間が厚肉のチャネル領域9となっている。更に、ソース領域10aとドレイン電極10bとは、それぞれ2つの番米領域に分かれていて、チャネル領域9側に延迟度下延物領域11a、11bが、逆の外側に番浸度下延物領域12a、12bが形成されている。

【0019】上記半導体層2が形成された基板1の上には、2箇所に設けたコンタクトホールでは、75を除く全面にわたりゲート地線膜3が形成され、このゲート地線膜3の上であって、前記ディネル領域9の上方部分にはゲート電極4が、ディネル領域9よりも広い範囲にわたり形成されている。

【0020】この状態の医板にの上には、前記コンタクトホールでは、7.5を除いて層間絶缘膜6が形成されている。コンタクトホールでは、7.5は、層間絶線膜6及び上記ゲート絶縁膜3を貫通している。層間絶線膜6の上には、コンタクトホールでは、7.5に一部元填して電機8は、8.5が或る範囲に形成されている。

【0021】次に、この構造の障膜トランジネタの製造方法を図2に基づいて説明する。先ず、図2(2)に示すように、絶縁性基板1上にポリシリコンからたる半導体層2を形成する。絶縁性基板1としては、例えば石英やSiOz、SinNa等の絶縁膜で覆われたSi基板を用いた。この上の半導体層2は、例えば原料するとしてのSizHa(ジシテン)にNaを加えたものを用い、かつ、減圧CVD法を使用し、4 TO Cの温度、50Paの圧力で1000オングストロームの結晶質シリコンを推積した後、熱処理して多帯晶化させ形成する。熱処

理は、例えば温度を600°C、雰囲気をNzとした熱 処理炉の中で24時間アニールすることにより行った。 続いて、多結晶化した半導体層でを、一般的な手法を用 いて、島状に加工する、なお、非晶質シリコンの形成に は、プラズマCVD法やスパッタチング法を使用しても 臭い。また、多結晶化はシーデーアニール法を用いても 良い。 ところで、半導は唇では、その結晶性が非晶質 シリコンの寝厚が厚い程良好であるので、厚く形成す

【0022】次に、図2(b)に示すように半導体層2 が形成された盂板1上に、シリコン酸化薬(SiOz) 21及びシリコン窒化膜(S liNi) 22をこの順に形 成する。シリコン酸化膜21及びシリコン窒化膜22は 各々、例えば滅圧CVD注で210オングストコーム、 400ポングストコーム推行した。

【0023】次いで、上側のシリコン室化膜22のみに 対し前記チャネル領域9を形成すべき部分をエッチング して除去し、その後950° Cのドライ〇2(酸素)を 使用して酸化を行い、図2(c)に示すように、シリコ ン窒化膜22で覆われていない半導体層2部分を薄肉に してチャネル領域9を形成すると共に、そのチャネル領 域9の上方に厚肉のポリシリコン酸化膜23を形成す る。これにより形成されたポリシリコン酸化膜23は、 厚みが1600ゴングストコーム、残ったシリコン酸化 膜21は厚みが200オングストコームである。この酸 化のとき、シリコン変化膜2.2 は酸化を抑止するので、 半導体層2のシリコン室化膜2つで覆われていない部分 のみ酸化されていき、薄肉のチャネル領域9を形成でき .· う.

【0024】次いで、図2(d)に示すようにシリコン 変化漢22のみを、例えば熱リン酸により除田したあ と、チャネル領域9の上に形成した上記ポリシリコン酸 化膜23をマスクとして、例えばリン(P・)を半導体 着2にイオン注入する、イオン注入条件としては、例え ば電圧を40keVとし、イオンの注入面度を2×10 B cm³ とした。半導体層2のイオン注入された部分が ソース領域10ょとドレイン領域105となる。

【0025】次いで、図2(e)に示すように、ポリシ リコン酸化膜23を育するシリコン酸化膜21をエッチ ング等にて除去した後、基板Iの上に、例えばSIOz からたるゲート絶嫌膜3を、CVD法により1000オ ングストコームの厚みに形成し、そのデート**絶縁瞑**3の 上であって、チャネル領域9が形成された上方部分に、 前記ソース領域10aとドレイン領域105それぞれの 一部の上方を覆って、リン(2)をドープしたポリシリ コンからなるゲート電極すを、剝えばす500オングス トコーム程度形成する。続いて、このデート電極するマ スクとして、前記半導体層でにリン(21)をイオン注 八字る。イオン注入条件としては、例えば電圧を100 keVとし、イオンの注入密度を1×10%cm²とし た。この注入により、ソース領域10コとドレイン領域 105元れぞれの外側部分に高速度下減物領域122、 125が形成され、前記サート電極よで覆われた部分が 近畿度不通物領域112、115として残る。夏に、両 近畿度下無物領域11a、115で決まれた部分が、チ マネル領域9として残る。このとき、ゲート電極4ので 方には、両低温度不純物領域11a、115と、ティネ ル領域9とが存在する。

【0025】次いで、図1に示すように、基版1上に層 間絶縁膜るを、例えばCVD法により6000オングス トコームの厚耳に形成した後、下純物活性化の為の熟処 理を施した。無処理条件としては、例えば温度を950 * Cとした窒果雰囲気中で30分間加熱することにより 行った。その後、層間絶象譲ら及びサート追線譲るを貫 通し、ソース類域101支びドレイン領域10日に選す るように、2箇所にコンタクトボールでは、7日を開口 した後、A!等からなる準電対称をコンタクトホールで a、75に一部元頃して電極ら2、85を形成した。

【0027】したがって、このように構成された薄膜と ランジスタにおいては、半導体層2のディネル領域9月 当部分に酸化が施せれて、半導体層2のソース領域10 a及びドレイン領域105がディネル領域9よりも厚羽 となっている。よって、不純物注入が行われるソース領 **減10a及びドレイン領域105が厚いので、濃度副御** 性が損なわれることがない。また、千の半導体層でを導 く形成しておくと、半導体層では良好や結晶状態とな る。また、チャネル領域9の淳肉化を酸化により行うの で、半導体層2全体の結晶性が損なわれない。これによ カオン電流が大きくなる。更に、ソース領域10と及び ドンイン領域10万は摩网のまま残されるので、ソース 領域101及びドレイン領域105の抵抗に十分に低い 状態となる。これにより、オン電流が低くなり難い。 【0023】一方、チャネル領域9が薄肉となっている

ので、オフ電流は低減される。更に、オフ電流は、光導 本暦2がLDD構造とされることで、より 伝滅される。 このため、オン・オブ電流比を高くすることができる。 【0029】(冥範例2)図3に本発明の他の実施例を 示す。本実施例は、実施例1の場合とは逆に、ゲート電

握4上にゲート施録膜3を介して半導体層2が設けられ た構造としてある。かかる構造の薄膜トランジスタの製

造方法を、図4に基づいて説明する。

【0030】元ず、図4(2)に示すように絶縁性蓋板 1 上の所定範囲に、リンボドープされたポリシリコンか ろたるゲート電極4を形成し、ゲート電極4が形成され た基板1上の全面にゲート絶像膜3を形成する。ゲート 電極4の形成は、崩えばリンをドーブしたポリシリコン を4300オングストコーム推饋して行い、 ゲート発達 褒3の形成は、例えばCVDほによりSiO:を100 0 オングストローム推復して行って。

【0031】吹いて、図4 (5) に示すように基板10

上にポリシリニンからなる半導体層 2 を形成する。この 半導体層 2 に、実施例 1 と同様にして形成する。即ち、 原料ガスとしての 5 i 2 Hs (ジシラン) に N 2 を加えた ものを用い、かつ、減圧 C V D はを東書し、4 T O 2 C の温度、5 O P 2 の圧力で 1 O O O オングストニームの 非晶質シリニンを推揮した後、熱処理して多徳晶化 5 せ 形成する。熱処理条件としては、例えば温度を 5 O O 2 C、雰囲気を N 2 とした熱処理炉の中で 2 4 時間 アニー ルすることにより行った。続いて、多徳晶化した半導体 超、非晶質シリニンの形成には、ブラズマ C V D 法やス パッタリング法を使用しても良い。また、多徳晶化はン ーザーアニール法を 用いても良い。

【0032】次いて、同図に示すように、半導体層2のチャネル領域9担当部分を淳肉化する。この薄肉化は、実施例1と同様に行う、即ち、半導体層2が形成された基板1上に、シリコン酸化膜(SiOz)21及び図示しないシリコン窒化膜(SioNi)をこの頃に形成し、上側のシリコン窒化膜のみに対してチャネル領域9を形成すべき部分をエッチングして除去し、その後950°CのドライOz(酸素)を使用して酸化を行い、シリコン窒化膜で覆われていない半導体層2部分を薄肉にしてチャネル領域9を形成する。このとき、チャネル領域9の上方には、厚肉のポリシリコン酸化膜23が形成される。

【0033】次いで、上側のシリコン室化便のみを熱リン酸を用いて除去した後、上記ポリシリコン酸化膜23をマスクとして、半導体層2にリン(P-)をイオン注入し、ソース領域10aとドレイン領域10bを形成する、残った部分が前記ティネル領域9となる。イオン注入条件としては、例えば電圧を40keVとし、イオンの注入密度を2×10¹¹cm⁻とした。

[0034] 次いで、図4(c)に示すように、ポリシ リコン酸化瞑23を育するシリコン酸化瞑21の上に、 ンジスト24をパターン形成し、このンジスト24をマ スクとしてリン (P1) をソース領域10a 占ドレイン 領域10bにイオン注入する。イオン注入条件として は、例えば電圧を40kgVとし、イオンの往入密度を 1×10¹⁵ cm⁻²とした。これにより、ソース領域10 a とドンイン領域10 b の外側部分に高速度不純物領域 12a、12bが形成される。ソース領域10ュ及びド シイン領域10万のンジスト24にて覆われた部分に は、低濃度不純物領域112、115が残る。更に、両 低濃度不純物領域11a、115で探支れた部分にはチ ャネル領域9が残る。このとき、ゲート電極4の上方 に、両低遺屋下純物領域11a.115g、チャネル領 城9とが存在するようになすと共に、レジスト24を形 成士る。

【0035】次いで、図3に示すように、ンジスト24

を除去した後、基版1上に層間絶操模さを形成し、その後下純物活性化の為の熱処理を適した。熱処理条件としては、焼えば温度を950°Cとした窒素雰囲気中で30分間行った。その後、層間絶縁膜さを資通し、ソース領域10±及びドレイン領域105に運するように、2箇所にコンタクトホールでは、75を開口した後、A1等からたる導電材料をコンタクトホールでは、75に一部元頃して電極8は、85を形成した。

【0035】したがって、この淳穣トランジスタにおいても、前同様に、濃度制御性を損なうことがなく、またオン・オフ電流比を高くすることができる。

[0037]

【発明の効果】以上詳述したように本発明によれば、オン・オブ電流比を高くすることが可能となり、液晶要素 装置に組み返すれた場合には陰素電極へ電荷を短時間で充電でき、また元電された電荷を1フレームの関十分に保持することができる。更に、SRAMに組み込まれた場合には、消費電流を低減でき、また耐ノイズ性や耐放射線性を良くしてメモリセルを要定化できる。また、不運物の注入が行われるソース領域及びドレイン領域が運いので、接度副御性を損なうことがない。

【図面の簡単な説明】

【図1】 本実施例の薄膜トランジスタを示す断面図である。

【図2】 その薄膜トランジスタの製造プロセスを示す工 毎回(断面図)である。

【図3】本登明の他の実施例を示す新面図である。


【図4】他の実施所に係る淳禛トランジスタの製造プロセスを示す工程図(断面図)である。


【図5】 従来の薄膜トランジスタを示す新面図である。

【図6】 従来の他の薄膜トランジスタを示す新面図である。


【演号の説明】


- 1 蓋板
- 2 半導体層
- 3 ゲート地線膜
- リート電極
- o 智問施豫膜
- てぇ、てら コンタクトボール
- 8 a 、8 b 電極
- 9 ティネル領域
- 10.3 ソース領域
- 105 ドレイン領域
- 112,115 近濃度下海物積域
- 121、125 高濃度下純物領域
- 21 シリコン酸化镁
- 2.2 シリコン窒化源
- 23 ボリシリコン酸化薬
- ユュー・シジスト














Japanese Patent Laid-Open No. 5-102483

Laid-Open Date: April 23, 1993

Application No. 3-262263

Application Date: October 9, 1991

Request for Examination: Not made

Inventor: Toru Ueda

Applicant: Sharp Corp.

[Title] THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

[Abstract] (Amended)

[Object] In a thin film transistor, ON/OFF current ratio is raised by reducing the OFF-state current, without losing the controllability of impurity density at the portion the impurities are implanted and without decrease of the ON-state current.

[Configuration] The portion of channel region 9 of a semiconductor layer 2 is oxidized to make thickness of the source region 10a and the drain region 10b greater than that of the channel region. Therefore, the controllability of impurity density in the source region 10a and the drain region 10b, into which the impurities are implanted, is not lost. If the semiconductor layer 2 has been formed thick beforehand, it will have excellent crystalline characteristics. Since the channel

characteristics of the entire semiconductor layer 2 are not deteriorated, and the ON-state current increases. Since the source region 10a and the drain region 10b remain thick, the resistance of those regions becomes sufficiently low, and thereby, the ON-state current is hardly lowered. Since the thickness of the channel region is thinned, OFF-state current is reduced. Moreover, by applying an LDD structure to the semiconductor layer, the OFF-state current can be further reduced. Accordingly, a higher ON/OFF current ratio is obtained.

[Claims]

[Claim 1] A thin film transistor having a multi-layered structure formed of a semiconductor layer, a gate insulating film and a gate electrode, in this or the opposite order on an insulating substrate, wherein the semiconductor layer is further divided into three zonal sections of a channel region in its center portion, a source region on one side and a drain region on the other side,

wherein the source region and the drain region of the semiconductor layer have greater thickness than that of the channel region, and each of the source region and the drain region has two regions of a lower impurity density region on a side adjacent to the channel region and a higher impurity density region on the other side.

[Claim 2] A method of manufacturing a thin film transistor having a multi-layered structure formed of a semiconductor layer, agate insulating film and a gate electrode, in this or the opposite order on an insulating substrate, wherein the semiconductor layer is further divided into three zonal sections of a channel region in its center portion, a source region on one side and a drain region on the other side, said method comprising the steps of:

forming a semiconductor layer;

oxidizing selectively only the channel region of the formed semiconductor layer;

implanting impurities of low density, using the oxidized film formed on the channel region as a mask, to form a source region on one side of the channel region in the semiconductor layer and a drain region on the other side thereof; and

implanting impurities of high density outside the low impurity density regions to form high impurity density regions, with leaving the respective sides adjacent to the channel region of the source region and the drain region untouched as the low impurity density regions.

[Detailed description of the invention]

[0001]

[Field of the invention]

The present invention relates to a thin film transistor (hereinafter referred to as TFT), which is used as a switching element for a liquid crystal display device or a load element in a memory cell of a static RAM (SRAM) or the like, and to a method of manufacturing the same.

[0002]

[Background art]

As TFT mentioned above, TFT shown in Figs. 5 and 6 is known. In TFT shown in Fig. 5, a semiconductor layer 32 made up of poly-silicon is formed on an insulating substrate 31. This semiconductor layer 32 is divided into three zonal sections, which are an N⁺ source region and an N⁺ drain region 40a and 40b disposed on both sides thereof, and a channel region 39 disposed between them. On the entire upper surface of the semiconductor layer 32 formed on the substrate 31, a gate insulating film 33 is formed except two places provided with contact holes 37a and 37b, and a gate electrode 34 is further formed on the gate insulating film 33 at the part above the channel region 39.

[0003]

On the substrate 31 of this configuration, an interlayer insulating film 36 is formed, except on the contact holes 37a and 37b. The contact holes 37a and 37b are passing through the interlayer insulating film 36 and the gate insulating film 33. On the interlayer insulating film 36, electrodes 38a and 38b

are formed over certain areas, with filling up partially the contact holes 37a and 37b.

[0004]

On the other hand, in TFT shown in Fig. 6, the structure similar to that in Fig. 5 is formed except the semiconductor layer 32. The semiconductor layer 32 is differently configured as follows: Between the channel region 39, which is formed on the center portion facing the gate electrode 34 of the semiconductor layer 32, and the N⁺ source region 40a disposed on an end to the left hand, an N⁻ low density source region 41a having an impurity density lower than that of the source region 40a is formed; while, between the channel region 39 and the N⁺ drain region 40b disposed on an end to the right hand, an N⁻ low density drain region 41b having an impurity density lower than that of the drain region 40b is formed. Such a structure is called LDD structure.

[0005]

And now, TFT is required to have a characteristic that lower leak current (OFF-state current) and higher ON-state current, i.e., a higher ON/OFF current ratio is required.

[0006]

The reason is that: in case used for a liquid crystal display device, the higher ON-state current is required for giving an electric charge to the pixel electrode in a shorter time period, and the lower OFF-state current is required for

holding the given charge for a period of one frame. Further in case used for SRAM, the lower OFF-state current is required for reducing the current consumption and the higher ON-state current is required for stabilizing the memory cell by improving its noise-resistant or radiation-resistant characteristics.

[0007]

The following technique for raising ON/OFF current ratio has been conventionally utilized. In case of, e.g., poly-silicon TFT, the increase of ON-state current has been relied on improving the crystalline characteristics, in a manner of making the crystal particle size larger or the like. The reduction of OFF-state current, on the other hand, has been relied on forming a thin channel region 39, in a manner of making the semiconductor layer 32 of Fig. 5 thinner, or on employing the LDD structure in the semiconductor layer 32 as in Fig. 6.

[8000]

[Problems to be solved by the invention]

However, in case the methods of making the semiconductor layer thinner or of employing the LDD structure are utilized as above, it has caused a problem that the reduction of ON-state current was resulted, and thereby it was impossible to obtain a sufficiently high ON/OFF current ratio.

[0009]

Namely, in the former case relying on making the semiconductor layer thinner, since the greater crystal particle

size could not be expected too much because of the thinner semiconductor layer, it was insufficient to achieve the improvement of crystalline characteristics and to obtain the increase of ON-state current. In addition to that, since the thickness of source region and drain region was also made thinner and it caused higher electrical resistance in those regions, the ON-state current of TFT was restricted by the resistance in the source and drain regions, and it resulted a lower ON-state current.

[0010]

On the other hand, in the latter case relying on LDD structure, in order to reduce OFF-state current, it has been required to lower the impurity density in the N⁻ low density source region 41a and the N⁻ low density drain region 41b, or to lengthen the length (LN⁻) of those regions 41a and 41b. In those cases, however, although OFF-state current could be reduced, ON-state current was also reduced and it was impossible to obtain a sufficiently high ON/OFF current ratio.

[0011]

Furthermore, in case the semiconductor layer was made thinner in addition to LDD structure, it caused another problem that the density controllability of the low density source and drain regions 41a and 41b, which governs TFT characteristics, was deteriorated. The reason is that, in the diffusion by ion implantation, the variance of ion implantation range (R_p)

exceeds the thickness of the semiconductor layer, into which the ion is implanted, and it leads to the deterioration of the density controllability.

[0012]

The present invention has been made from the viewpoint of solving those problems in conventional art, and accordingly, an object of the present invention is to provide a TFT and the method of manufacturing the same, in which ON/OFF current ratio can be improved by reducing the OFF-state current, without losing the controllability of impurity density at the portion the impurities are implanted and without lowering the ON-state current.

[0013]

[Means for solving the problems]

A TFT, according to the present invention, having a multi-layered structure formed of a semiconductor layer, a gate insulating film and a gate electrode, in this or the opposite order on an insulating substrate, wherein said semiconductor layer is further divided into three zonal sections of a channel region in its center portion, a source region on one side and a drain region on the other side, has the features that: the source region and the drain region of the semiconductor layer have greater thickness than that of the channel region, and each of the source region and the drain region has two regions of a lower impurity density region on one side adjacent to the

channel region and a higher impurity density region on the other side. The above-stated object can be achieved by the features.

[0014]

Further, a method of manufacturing a TFT, according to the present invention, having a multi-layered structure formed of a semiconductor layer, a gate insulating film and a gate electrode, in this or the opposite order on an insulating substrate, wherein the semiconductor layer is further divided into three zonal sections of a channel region in its center portion, a source region on one side and a drain region on the other side, comprises the steps of: forming a semiconductor layer; oxidizing selectively only the channel region of the formed semiconductor layer; implanting impurities of low density, using the oxidized film formed on the channel region as a mask, to form a source region on one side of the channel region in the semiconductor layer and a drain region on the other side thereof; and implanting impurities of high density outside the low impurity density regions to form high impurity density regions, with leaving the respective sides adjacent to the channel region of the source region and the drain region untouched as the low impurity density regions. The above-stated object can be achieved by this process.

[0015]

[Operation]

In the present invention, the portion corresponding to the channel region of the semiconductor layer is oxidized to make the thickness of the source and drain regions greater than that of the channel region. Therefore, since the source and drain regions, into which impurities are implanted, are thick, the density controllability is not lost. Further, if the semiconductor layer has been formed thick beforehand, the excellent crystalline layer will have semiconductor characteristics. Furthermore, since the channel region is thinned by oxidization, the crystalline characteristics of the entire semiconductor layer are not deteriorated, and the ON-state current of the semiconductor layer increases. Moreover, since the source and drain regions remain thick, the resistance of those regions becomes sufficiently low, and thereby, the ON-state current is hardly lowered.

[0016]

On the other hand, since the thickness of the channel region is thinned, OFF-state current is reduced. Moreover, by applying an LDD structure to the semiconductor layer, the OFF-state current can be further reduced. Accordingly, a higher ON/OFF current ratio is obtained.

[0017]

[Embodiments]

Hereinafter, embodiments of the present invention will be described.

[0018]

(Embodiment 1)

A TFT according to this embodiment is shown in Fig. 1. In this TFT, a semiconductor layer 2 made up of poly-silicon is formed on an insulating substrate 1. The semiconductor layer 2 has zonal regions, which are divided into three sections, the three sections being a thick source region 10a on one side, a thick drain region 10b on the other side, and a thin channel region 9 between those regions. Each of the source region 10a and the drain region 10b is further divided into two zonal regions of lower impurity density regions 11a, 11b on the sides adjacent to the channel region 9, and higher impurity density regions 12a, 12b on the outer sides, respectively.

[0019]

Above the substrate 1, on which the semiconductor layer 2 is formed, a gate insulating film 3 is formed, entirely except two places provided with contact holes 7a and 7b, and a gate electrode 4 is further formed on the gate insulating film 3 over a broader area than the part corresponding to the channel region 9.

[0020]

On the substrate 1 of this configuration, an interlayer insulating film 6 is formed, except on said contact holes 7a and 7b. The contact holes 7a and 7b are passing through the interlayer insulating film 6 and the gate insulating film 3.

On the interlayer insulating film 6, electrodes 8a and 8b are formed over certain areas, with filling up partially the contact holes 7a and 7b.

[0021]

Next, a method of manufacturing TFT having such a structure will be described based on Fig. 2. Firstly, as shown in Fig. 2(a), a semiconductor layer 2 made up of poly-silicon was formed on an insulating substrate 1. As the insulating substrate 1, e.g., a quartz substrate, a Si substrate coated with an insulating film, SiO_2 , Si_3O_4 , etc., was used. The semiconductor layer 2 on the substrate 1 was formed, e.g., by using Si_2H_6 (disilane) with N_2 added as the raw material gas, depositing an amorphous silicon of 1000 angstrom, with using the low pressure CVD method at a temperature of 470 °C and a pressure of 50 Pa, and then heat-treating to produce a polycrystalline structure. The heat treatment was conducted, e.g., by annealing in a heat treatment furnace at a temperature of 600 °C and under an atmosphere of N_2 for 24 hours. Secondly, the polycrystalline semiconductor layer 2 is processed to form an insular pattern, using a common technique. In connection with these processes, the formation of the amorphous silicon may be conducted by a plasma CVD method or a sputtering method. Further, the poly-crystallization may be carried out by a laser annealing method. Besides, the semiconductor layer 2 is preferably formed as thick as possible, for the greater the thickness of amorphous silicon is, the more the crystalline characteristics would be improved.

[0022]

Then, as shown in Fig. 2(b), a silicon dioxide (SiO₂) film 21 and a silicon nitride (Si₃N₄) film 22 were formed on the substrate 1, on which the semiconductor layer 2 has been formed, in this order from the substrate side. Each of the silicon dioxide (SiO₂) film 21 and the silicon nitride (Si₃N₄) film 22 was deposited, e.g., by the low pressure CVD method, to the thickness of 210 angstrom and 400 angstrom, respectively.

[0023]

Then, with respect to only upper silicon nitride film 22, said part the channel region 9 to be formed was removed by etching, and was exposed to dry O_2 (oxygen) of 950 °C, to oxidize the channel region, and the part of the semiconductor layer 2 not covered with silicon nitride film 22 is made thinner to form the channel region 9, as shown in Fig. 2(c). And then, a thick poly-silicon oxide film 23 was formed above the channel region 9. Thus formed poly-silicon oxide film 23 has a thickness of 1600 angstrom, while remaining silicon oxide film 21 has a thickness of 200 angstrom. In this oxidizing process, a thin channel region 9 can be formed by the mechanism that the oxidization is suppressed by the silicon nitride film 22 but is allowed to progress at only part of the semiconductor layer 2 not covered by the silicon nitride film 22.

[0024]

After that, only silicon nitride film 22 was removed, e.g., by a hot phosphoric acid, as shown in Fig. 2(d), and the ion implantation of, e.g., phosphorus (P^+) was performed to the semiconductor layer 2, with using the poly-silicon oxide film 23 formed on the channel region 9 as a mask. The conditions of ion implantation were, e.g., a voltage of 40 keV and an ion implantation density of 2 \times 10¹³ cm⁻². The parts of the semiconductor layer 2 where the ion was implanted form the source region 10a and the drain region 10b.

[0025]

Then, as shown in Fig. 2(e), the silicon oxide film 21 including the poly-silicon oxide film 23 was removed by etching etc., and a gate insulating film 3 made up of, e.g., SiO_2 was formed to a thickness of 1000 angstrom by the CVD method on the substrate 1. Further, on the gate insulating film 3 and at the part above the channel region 9, a gate electrode 4 made up of phosphorus-doped poly-silicon was formed to a thickness of, e.g., 4500 angstrom, with covering partially the respective parts above said source region 10a and said drain region 10b. Subsequently, with using the gate electrode 4 as a mask, the ion implantation of phosphorus (P⁺) was performed to the semiconductor layer 2. The conditions of ion implantation were, e.g., a voltage of 100 keV and an ion implantation density of 1×10^{15} cm⁻². By this ion implantation, high impurity density

regions 12a, 12b were formed at the respective outer parts of the source and drain regions 10a and 10b, while the parts covered by said gate electrode 4 remained to be low impurity density regions 11a, 11b. At the same time, the part between the low impurity density regions 11a, 11b remained to be the channel region 9. Here, below the gate electrode 4, there exist both low impurity density regions 11a, 11b and the channel region 9.

[0026]

Then, as shown in Fig. 1, an interlayer insulating film 6 of 6000 angstrom thick was formed over the substrate 1, e.g., by the CVD method. And a heat treatment was conducted for activating the impurities. The conditions of the heat treatment were, e.g., heating at a temperature of 950 °C for 30 minutes under the atmosphere of nitrogen. After that, contact holes 7a, 7b were opened at two places, so that those holes can pass through the interlayer insulating film 6 and the gate insulating film 3 to reach the source region 10a and the drain region 10b, respectively, and electrodes 8a, 8b were formed by filling partially the contact holes 7a, 7b with a conductive material such as Al.

[0027]

In thus configured TFT, accordingly, the part of the semiconductor layer 2 corresponding to the channel region 9 has been oxidized, and it made the thickness of the source and

drain regions 10a and 10b of the semiconductor layer 2 greater than that of the channel region 9. That is, the source and drain regions 10a and 10b, into which the impurities are implanted, are thick enough, and thereby the density controllability is not deteriorated. Further, if the semiconductor layer 2 has been formed thick beforehand, the semiconductor layer 2 will have excellent crystalline characteristics. Furthermore, since the channel region 9 is thinned by oxidization, the crystalline characteristics of the entire semiconductor layer 2 are not deteriorated, and thereby the ON-state current increases. Moreover, since the source and drain regions 10a and 10b remain thick, the resistance of those regions 10a and 10b becomes sufficiently low, and thereby the ON-state current is hardly lowered.

[0028]

On the other hand, since the thickness of the channel region 9 is thinned, OFF-state current is reduced. Moreover, by applying an LDD structure to the semiconductor layer 2, the OFF-state current can be further decreased. Accordingly, a higher ON/OFF current ratio is obtained.

[0029]

(Embodiment 2)

Another embodiment according to the present invention is shown in Fig. 3. In this embodiment, contrarily to the Embodiment 1, a semiconductor layer 2 is formed above a gate

electrode 4 with a gate insulating film 3 interposed therebetween.

A method of manufacturing TFT having such a structure will be described based on Fig. 4.

[0030]

Firstly, as shown in Fig. 4(a), a gate electrode 4 made up of phosphorus-doped poly-silicon was formed at a predetermined area on an insulating substrate 1, and on the entire substrate 1 with the gate electrode 4 formed thereon, a gate insulating film 3 was formed. The gate electrode 4 was formed, e.g., by depositing phosphorus-doped poly-silicon to a thickness of 4500 angstrom, and the gate insulating film 3 was formed, e.g., by using the CVD method to deposit SiO₂ to a thickness of 1000 angstrom.

[0031]

Next, as shown in Fig. 4(b), the semiconductor layer 2 made up of poly-silicon was formed on the substrate 1. This semiconductor layer 2 was formed in a manner similar to the Embodiment 1. Namely, it was performed, e.g., by using Si_2H_6 (disilane) with N_2 added as the raw material gas, depositing an amorphous silicon of 1000 angstrom, with using the low pressure CVD method at a temperature of 470 °C and a pressure of 50 Pa, and then heat-treating to produce a polycrystalline structure. The heat treatment was conducted, e.g., by annealing in a heat treatment furnace at a temperature of 600 °C and under an atmosphere of N_2 for 24 hours. Subsequently, the

polycrystalline semiconductor layer 2 is processed to form an insular pattern, using a common technique. In connection with these processes, the formation of the amorphous silicon may be performed by a plasma CVD method or a sputtering method. Further, the poly-crystallization may be carried out by a laser annealing method.

[0032]

Then, as shown in the same figure, a part of the semiconductor layer 2 corresponding to the channel region 9 was made thinner. This process of thinning was performed in a manner similar to the Embodiment 1. Namely, on the substrate 1 with the semiconductor layer 2 formed thereon, a silicon dioxide (SiO_2) film 21 and a silicon nitride (Si_3N_4) film 22 (not shown) were formed in this order from the substrate side, and, with respect to only upper silicon nitride film, the part corresponding to the channel region 9 to be formed was removed by etching and exposed to dry O_2 (oxygen) of 950 °C, to oxidize the channel region, and the part of the semiconductor layer 2 not covered with silicon nitride film is made thinner to form the channel region 9. And then, a thick poly-silicon oxide film 23 was formed above the channel region 9.

[0033]

After that, the only upper silicon nitride film was removed by a hot phosphoric acid, and phosphorus (P^+) was implanted into the semiconductor layer 2, with using said poly-silicon

oxide film 23 as a mask, to form the source region 10a and the drain region 10b. The remaining part became the channel region 9. The conditions of ion implantation were, e.g., a voltage of 40 keV and an ion implantation density of 2×10^{13} cm⁻².

[0034]

Then, as shown in Fig. 4(c), a patterned resist 24 was generated on the silicon oxide film 21 including the poly-silicon oxide film 23, and, with using the resist 24 as a mask, phosphorus (P^+) was ion-implanted into the source region 10a and the drain region 10b.

The conditions of ion implantation were, e.g., a voltage of 40 keV and an ion implantation density of 1×10^{15} cm⁻². By this ion implantation, high impurity density regions 12a, 12b were formed on the respective outer parts of the source and drain regions 10a and 10b. On the parts covered by the resist 24 of the source and drain regions, the low impurity density regions 11a and 11b remained. At the same time, on the part between the low impurity density regions 11a and 11b, the channel region 9 remained. Here, above the gate electrode 4, the patterned resist 24 was generated to remain both low impurity density regions 11a, 11b and the channel region 9.

[0035]

Then, as shown in Fig. 3, after removing the resist 24, an interlayer insulating film 6 was formed on the substrate

1. And a heat treatment was conducted for activating the

impurities. The conditions of the heat treatment were, e.g., heating at a temperature of 950 °C for 30 minutes under the atmosphere of nitrogen. After that, contact holes 7a, 7b were opened at two places, so that those holes can pass through the interlayer insulating film 6 to reach the source region 10a and the drain region 10b, respectively, and electrodes 8a, 8b were formed by filling up partially the contact holes 7a, 7b with a conductive material such as Al.

[0036]

Also in this TFT, accordingly, the density controllability is not deteriorated, and a higher ON/OFF current ratio can be obtained, as before.

[0037]

[Effect of the invention]

According to the present invention, as described in detail heretofore, a higher ON/OFF current ratio can be obtained, and thereby. When it is applied to a liquid crystal display device, it enables the pixel electrode to be charged in a shorter time period, and the given charge to be fully held for a period of one frame. Further in case used for SRAM, the current consumption can be reduced, and thereby its noise-resistant or radiation-resistant characteristics can be improved, realizing the stabilization of the memory cell. Moreover, the source and drain regions, to which impurities are implanted, are thick

enough, and thereby the density controllability is not deteriorated.

[Brief description of drawings]

- [Fig. 1] is a sectional view of an embodiment of TFT according to the present invention.
- [Fig. 2] is a diagram (sectional views) showing the steps of manufacturing process for the same TFT.
- [Fig. 3] is a sectional view of another embodiment of TFT according to the present invention.
- [Fig. 4] is a diagram (sectional views) showing the steps of manufacturing process for the another embodiment of TFT.
 - [Fig. 5] is a sectional view of a conventional TFT.
 - [Fig. 6] is a sectional view of another conventional TFT.

[Explanation of symbols]

- 1 ... substrate
- 2 ... semiconductor layer
- 3 ... gate insulating film
- 4 ... gate electrode
- 6 ... interlayer insulating film
- 7a, 7b ... contact hole
- 8a, 8b ... electrode
- 9 ... channel region
- 10a ... source region
- 10b _ drain region

- 11a, 11b ... low impurity density region
- 12a, 12b ... high impurity density region
- 21 silicon oxide film
- 22 ... silicon nitride film
- 23 poly-silicon oxide film
- 24 … resist